PC - Bussysteme

Beschreibung / Inhalt
Das Dokument beschäftigt sich mit verschiedenen PC-Bussystemen, darunter der AT-Bus, der ISA-Bus, der MCA-Bus, der EISA-Bus, der VESA-Local-Bus und der PCI-Bus. Es werden die Leistungsmerkmale und Einschränkungen jedes Bussystems besprochen. Der AT-Bus ist eine 16-Bit-Erweiterung des 8-Bit XT-Busses und die meisten Signale des 62-poligen Anschlusses wurden übernommen, was die Steckkompatibilität zu XT-Peripheriekarten gewährleistete. Der ISA-Bus wurde 1990 standardisiert und war bereits kurz nach der Veröffentlichung technisch überholt. Der MCA-Bus wurde 1987 veröffentlicht, aber eine restriktive Lizenzpolitik und hohe Preise sorgten dafür, dass diesem Bus der große Durchbruch verwehrt blieb. Der EISA-Bus ermöglicht eine Transferrate von 16 MByte/s und ist vollständig kompatibel zu ISA. Der VESA-Local-Bus ist ein leicht modifizierter 486er-Prozessor-Bus und ermöglicht Übertragungsraten von bis zu 75 MByte/s. Der PCI-Bus wurde entwickelt, weil die bisherigen Bussysteme nicht mehr leistungsfähig genug und vor allem nicht zukunftssicher erschienen. Der PCI-Bus ist durch eine CPU-Bridge vom eigentlichen Prozessorbus entkoppelt und ermöglicht bis zu 9 PCI-Devices. Das Dokument gibt einen Einblick in die Entwicklung der PC-Bussysteme und deren Leistungsmerkmale und Einschränkungen.
Direkt das Referat aufrufen

Auszug aus Referat
PC - Bussysteme Der 1985 von IBM entwickelte sog. AT-Bus wurde 1990 unter dem Namen ISA-Bus (industry standard architecture) standardisiert (durch das Normungsgremium IEEE unter der Bezeichnung P996). Der AT-Bus ist eine 16-Bit Erweiterung der 8-Bit-XT-Busses, es wurden fast alle Signale (bis auf 1 Anschluß) des 62-poligen Anschlusses übernommen, wodurch die Steckkompatibilität zu XT-Peripheriekarten gewahrt blieb. Da die Steckergröße nicht mehr ausreichte, wurde ein 36-poliger Expansion-Bus zugefügt, der die zusätzlichen Leitungen (z.B. die obere Hälfte der 16-Bit Daten) bedient. Einziger gravierender Unterschied zum rein synchronen XT-Bus: synchroner und asynchroner Betrieb (gemischt). Der AT-Bus wickelt Speicher- und I O-Zugriffe von und zu Peripheriekarten ab und kennt 6 Hauptbuszyklen: CPU - Speicher CPU - I O Busmaster - Speicher Busmaster - I O DMA - I O und Speicher Refresh wobei noch weiter unterteilt wird in: 8 und 16 Bit Lesen und Schreiben Standard, Ready und 0-Wait-State Dies ergibt 46 unterschiedliche Zyklen. Der Bus war bereits kurz nach der Veröffentlichung technisch überholt: 16-Bit Busbreite, der Bustakt von erst 6 MHz, später 8 MHz, erlaubt eine theoretische übertragungsrate von 8 MByte s, praktisch werden jedoch nur bis zu 6 MByte s erreicht. Die Begründung dafür liegt in der Aufrechterhaltung der Kompatibilität mit dem alten 8-Bit-Bus und das Adreß- Datenmultiplexen. Mit dem Erscheinen der 32-Bit-Prozessoren war nicht nur der Datenbus, sondern auch der ...
Direkt das Referat aufrufen