I2C am 80C552 Microprozessor

Beschreibung / Inhalt
Das vorliegende Dokument beschäftigt sich mit dem I2C Bus und dessen Anwendung beim 80C552 Microprozessor. Der Bus nutzt zwei Leitungen (SDA und SCL) für den Datentransfer zwischen Master und Slaves. Es handelt sich um einen bidirektionalen Bus mit Multimaster-Funktion und serieller Taktsynchronisation. Die SIO1 Einheit des Prozessors ermöglicht die Kommunikation mit Geräten außerhalb des Prozessors. Der I2C Bus unterstützt verschiedene Übertragungsarten, die von der SIO1 Logik autonom verfolgt werden. Der Microprozessor ist mit verschiedenen Special Funktion Registern zum Bus gekoppelt.

Das Dokument beschreibt den Aufbau und die Funktion der SIO1 Logik im Detail. Die Eingangsfilter und Ausgangsstufen haben ein I2C Bus kompatibles Spannungsniveau. Das Adressregister S1ADR kann mit einer Slave Adresse geladen werden. Der Komparator vergleicht empfangene Adressen mit der eigenen Slave Adresse. Das S1DAT Schieberegister beinhaltet ein Byte an seriellen Daten. Die Arbitration und Synchronisierungslogik überprüfen die Integrität der Datenübertragung.

Das Dokument erläutert außerdem die vier verschiedenen Kommunikationsmodi, die von der SIO1 Logik unterstützt werden: Der Master Transmitter Mode, der Master Receiver Mode, der Slave Receiver Mode und der Slave Transmitter Mode. Jeder Modus wird anhand der Funktionsweise der seriellen Datenübertragung dargestellt.

Zuletzt wird erklärt, dass die SIO1 Logik sowohl im Master- als auch im Slave-Modus arbeitet. Im Slave-Modus reagiert die Logik auf die eigene Slave Adresse und General Call Adresse. Wenn der Microkontroller zum Master geworden ist, wartet die Hardware bis der Bus frei wird, so dass mögliche Slave Funktionen nicht unterbrochen werden. Wenn die Bus Arbitration im Master Mode verloren geht, schaltet die SIO1 Logik wieder in den Slave Mode und erkennt die eigene Adresse im selben seriellen Datentransfer.

Insgesamt bietet das Dokument eine detaillierte Erklärung zur Technologie und Anwendung des I2C Busses beim 80C552 Microprozessor.
Direkt das Referat aufrufen

Auszug aus Referat
Der I2C Bus beim 80C552 Microprozessor 1. Allgemeines Der I2C - Bus verwendet 2 Leitungen (SDA und SCL) um die Informationen zwischen den an den Bus angeschlossenen Geräten zu übertragen. Die Vorteile des Buses sind: - Bidirektionaler Datentransfer zwischen Master und Slaves - Multimaster Bus ( kein zentraler Master ) - Arbitration zwischen gleichzeitig übertragenden Mastern ohne Zerstörung der Daten am Bus - Serielle Taktsynchronisation erlaubt einen Datentransfer von Geräten mit verschiedenen Taktraten über den gleichen Bus Die D- Flip Flops der Ausgänge P1.6 und P1.7 müssen auf logisch 1 liegen um die SIO1 Einheit zu aktivieren. Die SIO1 ( Serial Input & Output ) Einheit ist eine der beiden seriellen Eingangs und Ausgangs Logiken, die es erlauben mit Geräten außerhalb des Prozessors zu kommunizieren Die 80C552 implementierte I2C Bus Logik bietet ein serielles Interface, welches die I2C Bus Spezifikationen und die damit verbundenen übertragungsarten unterstützt. Die SIO1 Logik verarbeitet den Byte Transfer autonom, d.h. sie verfolgt den seriellen Datentransfer Ein Status Register ( S1DAT ) spiegelt den Zustand der SIO und dem I2C Bus wieder um den Benutzer Auskunft über den jeweiligen Stand der übertragung zu vermitteln. Der CPU ist über folgende vier Special Funktion Register zum I2C Bus gekoppelt: S1CON ( dem SIO1 Kontroll Register) S1DAT ( dem SIO1 Daten Register ) S1STAT ( dem SIO1 Status Register ) und dem S1ADR ( dem SIO1 slave address Register ). Die SIO1 Logik ...
Direkt das Referat aufrufen